（原标题：3D芯片韩国女主播朴妮唛，奏效研发）
淌若您但愿不错时时碰面，宽饶标星保藏哦~
开端：施行编译自MIT，谢谢。
电子行业对计较机芯片名义可容纳的晶体管数目已接近极限。因此，芯片制造商正在寻求增多晶体管数目，而不是减少晶体管数目。
业界不再将越来越小的晶体管挤到单个名义上，而是将晶体管和半导体元件堆叠到多个名义上——就像将一座平房改换成一座高楼。这种多层芯片不错处理成倍增多的数据，并扩充比现在电子家具更复杂的功能。
但是，一个要紧隔断是芯片的构建平台。如今，体积宏大的硅片是高质地单晶半导体元件滋长的主要支架。任何可堆叠芯片齐必须包括厚厚的硅“地板”当作每一层的一部分，这会放慢功能性半导体层之间的通讯速率。
现在，麻省理工学院的工程师们找到了处置这一隔断的形状，他们吸收多层芯片蓄意，不需要任何硅晶片基板，何况使命温度实足低，不错保留底层的电路。
在当天《当然》杂志上发表的一项谋划中，谋划小组陈诉了他们使用新形状制造多层芯片，其中高质地半导体材料层径直轮换滋长在互相之上。
该形状使工程师不详在职何当场晶体名义上构建高性能晶体管、内存和逻辑元件——而不单是是在硅晶片的粗重晶体支架上。谋划东谈主员示意，淌若莫得这些厚硅基板，多个半导体层不错更径直战争，从而结束更好、更快的层间通讯和计较。
谋划东谈主员设念念，该形状可用于构建东谈主工智能硬件，以条记本电脑或可衣着开导的堆叠芯片的体式，其速率和功能将与现在的超等计较机相通快、相通遒劲，并能与物理数据中心相通存储多数数据。
“这一冲破为半导体行业带来了巨大的后劲，使芯片不详不受传统截至地堆叠，”谋划作家、麻省理工学院机械工程副教养 Jeehwan Kim 示意。“这可能会使东谈主工智能、逻辑和内存应用的计较智商大幅普及。”
该谋划的麻省理工学院合著者包括第一作家 Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 和 Sangho Lee，以及来自三星高等时间学院、韩国成均馆大学和德克萨斯大学达拉斯分校的合营者。
成人网有哪些种子袋韩国女主播朴妮唛
2023 年，Kim 团队 陈诉称，他们开发出一种在非晶态名义上滋长高质地半导体材料的形状，访佛于制品芯片上半导体电路的万般化描画。他们滋长的材料是一种二维材料，称为过渡金属二硫化物 (TMD)，被以为是制造更小、高性能晶体管的硅的有但愿的继任者。这种二维材料即使在小到单个原子的步调上也能保合手其半导体特点，而硅的性能会急剧下跌。
在之前的使命中，该团队在具有非晶涂层的硅晶片上以及现存的 TMD 上滋长 TMD。为了饱读吹原子胪列成高质地的单晶体式，而不是当场的多晶无序体式，Kim 和他的共事最初在硅晶片上隐蔽一层特别薄的薄膜或二氧化硅“掩模”，并在其上形成渺小的启齿或口袋图案。然后，他们将原子气体流过掩模，发现原子以“种子”的体式千里淀在口袋中。口袋截至了种子以挨次的单晶图案滋长。
但那时该形状仅在900摄氏度足下才有用。
“你必须在 400 摄氏度以下的温度下栽种这种单晶材料，不然底层电路就会被系数烧坏和碎裂，”Kim 说谈。“因此，咱们的作业等于，咱们必须在低于 400 摄氏度的温度下吸收访佛的时间。淌若咱们能作念到这极少，影响将是巨大的。”
建造
在新谋划中，Kim 和他的共事们试图微调他们的形状，以便在实足低的温度下滋长单晶二维材料，以保留任何底层电路。他们在冶金学中找到了出东谈主预感的简便处置决策——金属坐蓐的科学和工艺。当冶金学家将熔融的金属倒入模具中时，液体会冉冉“成核”，或形成晶粒，这些晶粒会滋长并会通成挨次图案的晶体，然后硬化成固体。冶金学家发现，这种成核最容易发生在液态金属倒入的模具边际。
“无人不晓，边际成核需要的能量和热量较少，”Kim 说谈。“是以咱们从冶金学中借用了这个宗旨，将其用于改日的 AI 硬件。”
该团队但愿在还是制作了晶体管电路的硅晶片上滋长单晶 TMD。他们最初用二氧化硅掩模隐蔽电路，就像他们之前的使命相通。然后，他们在每个掩模口袋的边际千里积 TMD“种子”，发现这些边际种子在低至 380 摄氏度的温度下滋长成单晶材料，而从中心初始滋长的种子则隔离每个口袋的边际，需要更高的温度能力形成单晶材料。
谋划东谈主员更进一步欺骗新形状制造出一种多层芯片，其中轮换胪列两种不同的 TMD 层——二硫化钼，一种很有长进的制造 n 型晶体管的材料候选材料；以及二硒化钨，一种有可能制成 p 型晶体管的材料。p 型和 n 型晶体管齐是扩充当何逻辑运算的电子构件。该团队不详以单晶体式径直叠放在互相之上滋长这两种材料，而无需任何中间硅晶片。Kim 示意，这种形状将有用地使芯片的半导体元件密度翻倍，尤其是金属氧化物半导体 (CMOS)，它是当代逻辑电路的基本构件。
“通过咱们的时间结束的家具不仅是 3D 逻辑芯片，而且是 3D 内存偏激组合，”Kim 说谈。“通过咱们基于滋长的单片 3D 形状，你不错滋长出数十到数百个逻辑层和内存层，它们互相叠置，而且它们不详很好地通讯。”
“传统的 3D 芯片是在硅晶圆之间钻孔制成的，这一进程截至了堆叠层的数目、垂直瞄准辨别率和产量，”第一作家 Kiseok Kim 补充谈。“咱们基于滋长的形状一次性处置了扫数这些问题。”
为了进一步将其可堆叠芯片蓄意生意化，Kim 最近配置了一家公司 FS2（改日半导体 2D 材料）。
“咱们现时展示了微型开导阵列的宗旨，”他说。“下一步是扩大范围，展示专科的 AI 芯片操作。”
这项谋划得回了三星先进时间谋划所和好意思国空军科学谋划办公室的部分因循。
https://news.mit.edu/2024/mit-engineers-grow-high-rise-3d-chips-121
半导体杰作公众号推选
专注半导体畛域更多原创施行
柔和内行半导体产业动向与趋势
*免责声明：本文由作家原创。著作施行系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或因循，淌若有任何异议，宽饶有关半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3983期施行，宽饶柔和。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
心爱咱们的施行就点“在看”共享给小伙伴哦